Circuito integrado AS7C34096a-10JNC

Circuito integrado AS7C34096a-10JNC

Memoria IC SRAM - asíncrono 4 Mb (512 K x 8) Paralelo 10ns 36-SOJ
Características
• Pino compatível com AS7C34096
• temperatura industrial e comercial
• Organização: 524.288 palavras × 8 bits
• Pinos centrais de energia e aterramento
• Alta velocidade
- 10/12/15/20 ns aborda o tempo de acesso
- saída de 4/5/6/7 ns habilita o tempo de acesso
• Baixo consumo de energia: ACTIVE
- 650 mW / max @ 10 ns
• baixo consumo de energia: STANDBY
- 28,8 mW / max CMOS
• Equal access and cycle times
• Easy memory expansion with CE, OE inputs
• TTL-compatible, three-state I/O
• JEDEC standard packages
- 400 mil 36-pin SOJ
- 44-pin TSOP 2
• ESD protection = 2000 volts
• Latch-up current = 200 mA
O AS7C34096A é um dispositivo SRAM (Static Random Access Memory) de 4.994.304 bits e CMOS de alto desempenho, organizado como
524.288 palavras × 8 bits. Ele é projetado para aplicações de memória onde acesso rápido aos dados, baixa potência e interface simples são
desejado.
Acesso de endereço igual e tempos de ciclo (tAA, tRC, tWC) de 10/12/15/20 ns com tempos de acesso de habilitação de saída (tOE) de 4/5/6/7 ns
ideal para aplicações de alto desempenho. A entrada do chip habilitado CE permite fácil expansão de memória com memória de múltiplos bancos
sistemas.
Quando CE está alto, o dispositivo entra no modo de espera. É garantido que o dispositivo não exceda o consumo de energia de 28,8 mW
Modo de espera CMOS.
Um ciclo de gravação é realizado afirmando habilitar gravação (WE) e habilitar chip (CE). Os dados nos pinos de entrada I / O1 – I / O8 são gravados
na borda de subida de WE (ciclo de gravação 1) ou CE (ciclo de gravação 2). Para evitar contenção de barramento, os dispositivos externos devem acionar os pinos de E / S
somente após as saídas terem sido desativadas com habilitação de saída (OE) ou habilitação de gravação (WE).
Um ciclo de leitura é realizado declarando habilitação de saída (OE) e habilitação de chip (CE), com habilitação de gravação (WE) alta. O chip
direciona os pinos de E / S com a palavra de dados referenciada pelo endereço de entrada. Quando o chip habilitado ou o output enable está inativo, ou escreve
enable está ativo, os drivers de saída permanecem no modo de alta impedância.
Todas as entradas e saídas de chip são compatíveis com TTL e a operação é feita a partir de uma única tensão de alimentação de 3.3V. Este dispositivo está disponível como
 SOP de 36 pinos e TSOP 2 de 44 pinos.