Circuito integrado EPM7032LC44-15T - PLCC 44 pinos

Circuito integrado EPM7032LC44-15T - PLCC 44 pinos

Circuito integrado EPM7032LC44-15T - PLCC 44 pinos
Dispositivos lógicos programáveis de alto desempenho baseados em EEPROM
(PLDs) baseados na arquitetura MAX® de segunda geração
¦ Programação no sistema 5.0-V (ISP) através do built-in
IEEE Std. 1149.1 Interface do Joint Test Action Group (JTAG) disponível em
Dispositivos MAX 7000S
- Circuito ISP compatível com IEEE Std. 1532
¦ Inclui dispositivos MAX-V 5.0-V e o MAX-7000S baseado em ISP 5.0-V
dispositivos
¦ Circuito interno de teste de varredura de limites JTAG (BST) no MAX7000S
dispositivos com 128 ou mais macrocélulas
¦ Família EPLD completa com densidades lógicas que variam de 600 a
5.000 portais utilizáveis (consulte as Tabelas 1 e 2)
¦ Atrasos lógicos pin-to-pin de 5 ns com contador de até 175,4 MHz
frequências (incluindo interconexão)
¦ Dispositivos compatíveis com PCI disponíveis