Circuito integrado TDA8444

Circuito integrado TDA8444

Octuple 6-bit DACs with I2C-bus

Oito DACs com resolução de 6 bits • Swing de saída comum ajustável • Saídas push-pull • Saídas protegidas contra curto-circuito • Três bits de endereço escravo programáveis ??• Ampla faixa de tensão de alimentação • Baixo coeficiente de temperatura.GENERAL DESCRIÇÃOO circuito de interface é um IC bipolar em um DIP16 SO16 ou SO20 em um processo de 18V compatível com I2L.O TDA8444 contém oito saídas DAC programáveis ??de 6 bits, um receptor escravo de barramento I2C com três (dois forSso16) bits de endereço programáveis ??e uma entrada (VMAX) para configurar a saída máxima Voltagem. Cada DAC pode ser programado separadamente por uma palavra de 6 bits para 64 valores, mas o VMAX determina a tensão de saída máxima para todos os DACs. A resolução será de aproximadamente 1/64VMAX. Na inicialização, todos os DACs são definidos como seu valor mais baixo.

O circuito não reagirá a outras combinações dos 4 bits de instrução I3 a I0 que 0 ou F, mas ainda gerará reconhecimento. A diferença entre instruções 0 e F só é importante quando mais de um byte é enviado dentro de uma transmissão. A instrução 0 faz com que os bytes de dados sejam gravados nas travas do DAC com subendereços consecutivos que começam com o subendereço dado no byte da instrução (incremento automático do subendereço), enquanto a instrução F fará com que um registro consecutivo dos bytes de dados no mesmo sub-endereço DAC-trava seja dado no byte de instruções. No caso de apenas um byte de dados, o DAC-latch com o subaddressequal ao subaddress no byte de instrução irá receber os dados. Os endereços válidos são: 0H a 7H. Os subendereços correspondem a DAC0 a DAC7.A função de Incremento Automático (AI) da instrução 0, no entanto, funciona em todos os endereços possíveis de 0 a F, de modo que próximo ao subendereço F, subendereço 0 seguirá, e assim por diante. Os dados serão travados na trava DAC na borda positiva do pulso de clock relacionado ao reconhecimento. A especificação do SCL e SDA I / O atende à especificação do barramento I2C. Para proteção contra impulsos de tensão positiva nos pinos 3 e 4, os diodos zener são conectados entre esses pinos e o VEE. Isso significa que a tensão da linha de barramento normal não deve exceder 5,5 V. As entradas de endereço A0, A1 e A2 podem ser facilmente programadas por uma conexão para VEE (An = 0) ou VCC (An = 1). Se as entradas forem deixadas flutuando, o resultado será An = 1.VMAXA entrada VMAX fornece um meio de comprimir a oscilação da tensão de saída do DAC. A tensão máxima de saída DAC será igual a VMAX + VDAC (min), enquanto a resolução de 6 bits é mantida. Isso permite uma resolução de tensão mais alta para balanços de saída menores. DACs Os DACs consistem em uma trava de dados de 6 bits, comutadores de corrente e um opamp. As fontes de corrente conectadas aos interruptores possuem valores com pesos de 20 a 25. A soma das chaves nas correntes é convertida pelo opamp em tensão entre aproximadamente 0,5 e 10,5 V se VMAX = VCC = 12 V. As saídas do DAC são protegidas contra curto-circuito com VCC e VEE. A carga capacitiva nas saídas do DAC não deve exceder 2 nF, a fim de evitar possíveis oscilações em determinados níveis. O coeficiente de temperatura para cada uma das saídas permanece em todas as possíveis condições bem abaixo de 0,1 LSB por Kelvin.